Вопросы по ПЛИС (PLD)

[Язычник]

Алексей, а с чего ты решил, что это должно работать? Посмотри внимательно листинг. Мне кажется, исходя из логики работы устройства
else
        begin
         ints = ints + 1;
        end
должно выглядеть наверное так
else
                   begin
                          ints = ints+1;
                          leds <=leds;
                   end
И непонятно какое начальное значение leds (я имею ввиду это явно не видно)
И интересно будет ли работать в данном случае вместо
   if(leds == 3) leds <= 0;
   if(leds == 3) leds <= ~leds;
Хотя я конечно не шибко Копенгаген.

[WolfTheGrey]

Все работает, просто перепутал малость пины. Написано на плате Clocl_50 - AB11. А я эту тактовую частоту ожидал в пинах A11 и B11 Они тоже пины:глобального тактирования.

Строчка ниже, если заключена в оператор последовательного действия должна работать. Вот так я складываю массив светодиодов, и инвертирую его. Так как на плате логический ноль это + 2.5 вольта.
 begin 
   led <= led + 1;    
   leds <= ~led;
 end

[WolfTheGrey]

Дополню предыдущий ответ. Наткнулся на хорошую статью по верилог.  Особо убила вот эта строчка:

Операторы присваивания в Verilog делятся на блочное «=" и внеблочное «<=". Блочное присваивание выполняется сразу, в том месте, где оно встретилось, причем переменная меняет свое значение мгновенно и это может происходить неоднакратно в одной ветви алгоритма. Внеблочное присваивание изменяет значение переменной только в момент выхода из блока.

Сосвем другое понимание происходящих процессов, не правда ли?

И непонятно какое начальное значение leds (я имею ввиду это явно не видно)

В верилог все необьявленные переменные по умолчанию wire, все числа по умолчанию 0.

Закончил создавать проект "часы с кукушкой" Достойная реализация достойной платы 

[Язычник]

Приветствую опять всех в этой богом забытой теме ). Голову сломал, как определить с какой битностью передаются данные по I2S. Делал индикацию частоты сэмплирования, теперь решил вернуться к проекту и сделать индикацию битности. Но мозгов наверное не хватает. Дайте маячок господа,  не дайте заблудиться в темноте.

[WolfTheGrey]

Болеро

и добавил...
По сути сделать ФНЧ - и выводить на пин 24тый бит. Если он всегда О, то лампочка погасла.

[Язычник]

По сути сделать ФНЧ - и выводить на пин 24тый бит. Если он всегда О, то лампочка погасла.

Это в Болеро так сделано?

[WolfTheGrey]

Нет, это так сделать надо, если в прошивке есть триггеры. Типо цап в моно.
если триггеров нет, то придумал как из 16 вентилей все укатать.

Да и смотреть надо сразу с 17го по 24 бит. В 16битном потоке там все нули.

и добавил...
В болеро сама винда сообщает какой разряд данных идет, я так думаю.

[Язычник]

В 16битном потоке там все нули.

А ежели там "мусор"? Не факт (IMHO), что там нули.

[xar]

Битность i2s это количество тиков клока во время одного полупериода lr. Нули там или нет - не важно. Так что посчитать количество импульсов и сделать вывод.

и добавил...
Если же реальная картина интересна - тогда спрашивать у источника или методом Алексея, только надо думать когда стоит начать считать что пора переключить индикацию, чтоб в тихих моментах композиции не загоралась индикация 16бит

[Язычник]

Битность i2s это количество тиков клока во время одного полупериода lr.

Мне трудно понять специфический язык (тики, клоки... какие именно клоки). Можно немного более понятно?
Я это понял так:
Например  Fs=192000, чтобы узнать битность получается Nclk/2 , где Nclk = это количество тактов? (тиков) MCLK?, BCK? за период Fs
Я правильно понял?

[xar]

Битность i2s это количество тиков клока во время одного полупериода lr.

Мне трудно понять специфический язык (тики, клоки... какие именно клоки). Можно немного более понятно?
Я это понял так:
Например  Fs=192000, чтобы узнать битность получается Nclk/2 , где Nclk = это количество тактов? (тиков) MCLK?, BCK? за период Fs
Я правильно понял?

по спецификации i2s имеет три линии. WS, SCK и SD. SD это данные и нас не интересуют. SCK строб данных, WS - выборка слова (по фронту, по уровню - левый/правый каналы). так вот сколько стробов данных будет в каждом канале (пока WS не изменит уровень) столько бит в шине передается.

[Язычник]

так вот сколько стробов данных будет в каждом канале (пока WS не изменит уровень) столько бит в шине передается.

Я почему-то думал, что BCK (SCK) всегда равно 64*Fs (по 32 на канал) или 48*Fs. Но если применяется формат I2S64, то и количество тактов неизменно.

[WolfTheGrey]

Все на много проще, bclk, data lr. За пол периуда lr - bclk делает 32 такта.
В I2s_mode первый такт пустой, далее идет 16 или 24 такта даты, потом опять нули.
почему 16 регистров? Данные по клоку bclk постоянно загонять в эти сдвиговые регистры и В момент смены фронта lr - в этих регистраx будет хвост от даты. Если со второго бита по 10 - нули? То 16 бит.

В I2s нет мусора, или где то накосячено.

и добавил...

чтоб в тихих моментах композиции не загоралась индикация 16бит

тогда смотреть момент "mute"

[xar]

Но если применяется формат I2S64, то и количество тактов неизменно.

ты сам ответ дал. формат I2S 64 содержит в себе 32 бита на канал. а вот сколько в нем реальных данных - другой вопрос.

и добавил...

В I2s_mode первый такт пустой

не пустой, а от предыдущего семпла.

тогда смотреть момент "mute"

тихие моменты это не полная тишина

[Язычник]

а вот сколько в нем реальных данных - другой вопрос.

Так в этом и состоит задача. Все, что было сказано тобой выше я знаю. Меня интересует именно определение "реальной" битности потока данных.

[smarold]

Закончил создавать проект "часы с кукушкой"

По мне так чучело кукушки с нессиметричным мультивибратором на двух транзисторах куда эстетичнее